M E N

Previous Doc

Next Doc

Go to Doc#

First Hit

Generate Collection

L22: Entry 4 of 7

File: JPAB

Mar 22, 1996

PUB-NO: JP408077797A

DOCUMENT-IDENTIFIER: JP 08077797 A

TITLE: SEMICONDUCTOR MEMORY

PUBN-DATE: March 22, 1996

INVENTOR-INFORMATION:

NAME

COUNTRY

SENOO, YUKIHIRO NAKANO, MASAO

ASSIGNEE-INFORMATION:

NAME

COUNTRY

FUJITSU LTD

APPL-NO: JP06208711

APPL-DATE: September 1, 1994

INT-CL (IPC): G11 C 29/00; H01 L 21/66; H01 L 21/8244; H01 L 27/11; H01 L

27/108; H01 L 21/8242

ABSTRACT:

PURPOSE: To correctly perform logical discrimination by which it is recognized whether memory operation is normal or not by detecting that a word line activating signal is not outputted from a row decoder at the time of a test mode, and controlling a logical discriminated result indicating matching of a data compression circuit to nonmatching.

CONSTITUTION: Each <u>bit</u> data of memory cells of (n) pieces read out from a memory cell 10 and connected to the same <u>word</u> line is compared, the compared result is <u>bit-compressed</u> and outputted from a data <u>compression</u> circuit 17. At this case, when it is detected that <u>word</u> line activating signals WAS1, WAS2,... are not outputted, an output WDS of a level detecting circuit 16 is activated, and the logical discrimination result indicating matching by the circuit 17 is controlled to nonmatching. Consequently, logical discrimination by which it is recognized whether memory operation is normal or not is correctly performed. Further, a <u>test</u> time is shortened by <u>bit compression</u> processing.

COPYRIGHT: (C) 1996, JPO

Previous Doc Next Doc Go to Doc#

(51) Int.Cl.6

識別記号

庁内整理番号

技術表示箇所

All the second of the second o

G11C 29/00

303 B 9459-5L

The same of the sa

H01L 21/66

F 7735-4M

21/8244

H01L 27/10

The Bill Therenish " "

FΙ

381

7735 -4M

681 F

. . .

審査請求 未請求 請求項の数7 〇L (全8頁) 最終頁に続く

(21)出願番号

特願平6-208711

(71)出顧人 000005223

富士通株式会社

(22)出願日 平成6年(1994)9月1日

神奈川県川崎市中原区上小田中1015番地

(72)発明者 妹尾 幸浩

鹿児島県薩摩郡入来町副田5950番地 株式

会社九州富士通エレクトロニクス内

(72)発明者 中野 正夫

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内


(74)代理人 弁理士 石田 敬 (外3名)

(54) 【発明の名称】 半導体記憶装置

(57)【要約】

【目的】 本発明は、試験時間の短縮に適したビット圧縮テストモード機能を備えた半導体配憶装置に関し、試験時間の短縮化を図る一方で、メモリ動作が正常かどうかを認識する論理判定を正確に行うことを目的とする。

【構成】 テストモード時にメモリセルアレイ10からの読み出しデータの各ピットを比較し、その比較結果をピット圧縮して出力する回路1.7.と、デコーダ回路,1.2、でアドレス信号ADDのデコードに基づいて生成されたワード線活性化信号WAS1~WAS。と少なくともテストモード活性化信号TMEとに応答してデータ圧縮回路17に対し前記比較結果に基づいた論理判定結果の出力制御を行う回路18とを備え、前記ワード線活性化信号が出力されなかった場合において前記論理判定結果が一致を指示した時に、該論理判定結果を不一致とするように制御するように構成する。



BEST AVAILABLE COPY

【特許請求の範囲】

【請求項1】 複数のワード線(WL1~WL。) 及び 複数のピット線(BL: ~BL:) を有するメモリセル アレイ(10)と、

アドレス信号 (ADD) をデコードして得られるワード 線選択信号に基づいて前記複数のワード線のいずれかを 駆動するワード線活性化信号(WAS: ~WAS。)を 生成するデコーダ回路(12)と、

テストモード時に前記メモリセルアレイから読み出され た同一ワード線につながる複数のメモリセルの各ピット 10 データを比較し、その比較結果をピット圧縮して出力す るデータ圧縮回路(17)と、

少なくとも外部からのテストモード活性化信号(TM E)と前記デコーダ回路からのワード線活性化信号に応 答して、前記データ圧縮回路に対し前記比較結果に基づ いた論理判定結果の出力制御を行う出力制御回路(1 8) とを具備し、

前記デコーダ回路からワード線活性化信号が出力されな かった場合において前記データ圧縮回路の論理判定結果 が一致を指示した時に、該論理判定結果を不一致とする 20 ように制御することを特徴とする半導体記憶装置。

【請求項2】 前記複数のワード線に対応して前記デコ ーダ回路で生成された複数のワード線活性化信号の各論 理レベルを検出してワード線検出信号 (WDS) を生成 する回路(16)を具備し、前記デコーダ回路からワー ド線活性化信号が出力されなかった時に前記ワード線検 出信号を活性化することを特徴とする請求項1に記載の 半導体記憶装置。

【請求項3】 前記出力制御回路は、前記ワード線検出 信号(WDS)と前記テストモード活性化信号(TM E) に応答する論理ゲート(30)と、該論理ゲートの 検出出力(2)に応答して、前記データ圧縮回路の論理 判定結果の論理レベルを所定レベル (V s s) に固定す る回路(31)とを有し、該所定レベルは、前記論理判 定結果を不一致とする論理レベルに対応していることを 特徴とする請求項2に記載の半導体記憶装置。

【請求項4】 前配出力制御回路は、前配ワード線検出 E) とコラムアドレスストロープ信号(CASX)と出 カイネーブル信号(OEX)に応答する論理ゲート(4 40 0)と、該論理ゲートの検出出力(2)に応答して、前 記データ圧縮回路の論理判定結果に応じた信号(OH E, OLE) の論理レベルを所定レベル (Vss. Vc c) に固定する回路(41, 42) とを有し、該所定レ ベルは、前記論理判定結果を不一致とする論理レベルに 対応していることを特徴とする請求項2に記載の半導体 記憶装置。

【請求項5】 前配出力制御回路は、前配ワード線検出 信号(WDS)と前記テストモード活性化信号(TM

答する論理ゲート(50)と、出力イネーブル信号(O EX)に応答して、前記データ圧縮回路の論理判定結果 に応じた信号(OHE, OLE)の出力制御を行う第1 の回路(51,52)と、前配論理ゲートの検出出力 (2) に応答して、前記第1の回路を通して出力された 前記論理判定結果に応じた信号の論理レベルを所定レベ ル (Vss, Vcc) に固定する第2の回路 (41, 4 2) とを有し、該所定レベルは、前記論理判定結果を不 一致とする論理レベルに対応していることを特徴とする 請求項2に記載の半導体記憶装置。

【請求項6】 前記出力制御回路は、前記ワード線検出 信号(WDS)と前記テストモード活性化信号(TM E) に応答する論理ゲート(30)と、該論理ゲートの 検出出力(Z)に応答して、前記メモリセルアレイから の比較圧縮されるべき読み出しデータの論理レベルを所 定レベル (V c c, V s s) に固定する回路 (71~7) 4) とを有し、該所定レベルは、前記比較結果に基づい た論理判定結果を不一致とする論理レベルに対応してい ることを特徴とする請求項2に記載の半導体記憶装置。

【請求項7】 前記読み出しデータの論理レベルを所定 レベルに固定する回路は、前記論理ゲートの検出出力に 応答する少なくとも1個のトランジスタ (71~74) を有することを特徴とする請求項6に記載の半導体記憶

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体記憶装置に係 り、特に、試験時間の短縮に適したビット圧縮テストモ ード機能を備えたスタティック型ランダムアクセスメモ リ (SRAM) 又はダイナミック型ランダムアクセスメ モリ(DRAM)に関する。

[0002]

【従来の技術】従来、SRAMやDRAM等を試験する 場合に、その試験時間を短縮するために、テストモード 時にメモリセルからの読み出しデータの各ピットを比較 し、その比較結果をピット圧縮して出力することが行わ れている。つまり、かかるSRAMやDRAM等はデー

【0003】この場合、テストモード時にデータ圧縮回 路に供給されるデータとしては、アドレス信号のデコー ドに基づいて生成されるワード線駆動用のワード線活性 化信号に基づいて、当該ワード線につながる複数のメモ リセルに書き込まれた同じ論理レベルのデータが読み出 される。例えば図3(但し、同図に示す回路構成全体と しては従来技術ではない)を参照すると、データ圧縮回 路17の出力端であるノードNに、テストモード時にメ モリセルから読み出した各ピットデータD1, D2, D3, ··· …, を比較し圧縮した論理判定結果を指示する信号が出 力される。この場合、ノードNに現れる信号は、各ビッ E) とコラムアドレスストローブ信号 (CASX) に応 50 トデータD1, D2, D3, ·····, が一致している場合 (つま

り同じ論理レベルにある場合)と、不一致の場合(つま り1ビットでも異なる場合)とで、互いに異なる論理レ ベル ("H"レベル又は"L"レベル)を呈する。

【0004】メモリが正常に機能している場合(但し、 ワード線活性化信号は出力される)には、テストモード 時にデータ圧縮回路に供給されるデータ、すなわち同一 ワード線につながるメモリセルから読み出される各ピッ トデータは、上述したように同じデータであるので、デ ー夕圧縮回路の論理判定結果は「一致」を指示する。 こ の場合、一致を指示する論理判定結果を外部に出力する 10 ことにより、メモリが正常動作を行っていることを認識 することができる。

【0005】一方、同一ワード線につながるメモリセル に欠陥等があった場合(但し、ワード線活性化信号は出 力される) には、テストモード時に同一ワード線上のメ モリセルから読み出される各ピットデータは同じデータ とはならないので、データ圧縮回路の論理判定結果は 「不一致」を指示する。この場合には、この不一致を指 示する論理判定結果に基づいて、メモリが正常動作を行 っていないことを認識することができる。

[0006]

The second of th

【発明が解決しようとする課題】しかしながら従来技術 では、周辺回路の何らかの不具合によりテストモード時 にワード線活性化信号が出力されなかった場合に、メモ リは正常動作を行っていないにもかかわらず、同一ワー ド線上のメモリセルからの読み出しデータの各ピットが 一致し、それによってデータ圧縮回路の論理判定結果が 「一致」を指示するといった不都合があった。

【0007】このため、メモリの外部ではこの一致を指 示する論理判定結果に基づいてメモリが正常動作を行っ 30 ているものと誤って認識してしまい、正しい論理判定を 行えないといった課題があった。本発明は、かかる従来 技術における課題に鑑み創作されたもので、試験時間の 短縮化を図る一方で、メモリ動作が正常かどうかを認識 する論理判定を正確に行うことができる半導体記憶装置 を提供することを目的とする。

[0008]

【課題を解決するための手段】。上記課題を解決するた め、本発明に係る半導体記憶装置は、複数のワード線及 び複数のピット線を有するメモリセルアレイと、アドレ 40 るコラムデコーダ、14は選択されたピット線を対応す ス信号をデコードして得られるワード線選択信号に基づ いて前記複数のワード線のいずれかを駆動するワード線 活性化信号を生成するデコーダ回路と、テストモード時 に前記メモリセルアレイから読み出された同一ワード線 につながる複数のメモリセルの各ピットデータを比較 し、その比較結果をピット圧縮して出力するデータ圧縮 回路と、少なくとも外部からのテストモード活性化信号 と前配デコーダ回路からのワード線活性化信号に応答し て、前記データ圧縮回路に対し前記比較結果に基づいた

し、前記デコーダ回路からワード線活性化信号が出力さ れなかった場合において前記データ圧縮回路の論理判定 結果が一致を指示した時に、該論理判定結果を不一致と するように制御することを特徴とする。

[0009]

【作用】上述した本発明の構成によれば、テストモード 時にワード線活性化信号が出力されなかった場合におい て、データ圧縮回路の論理判定結果が一致を指示した時 に、出力制御回路により、データ圧縮回路に対してその 論理判定結果を不一致とするように出力制御がなされ

【0010】従って、従来形に見られたような、ワード 線活性化信号が出力されなかった場合にデータ圧縮回路 の論理判定結果が一致を指示するといった不都合を解消 することができ、これによって、メモリ動作が正常かど うかを認識する論理判定を正しく行うことが可能とな る。また、ピット圧縮テストモード機能により、試験時 間の短縮化を図ることができる。

【0011】なお、本発明の他の構成上の特徴及び作用 の詳細については、添付図面を参照しつつ以下に記述さ 20 れる実施例を用いて説明する。

[0012]

【実施例】図1には本発明の各実施例に係る半導体記憶 装置の構成が示される。図示の装置は、試験時間の短縮 に適したピット圧縮テストモード機能を備えたメモリの 構成を示すもので、SRAM又はDRAMのいずれのメ モリにも適用可能である。なお、図示の例では説明の簡 単化のため、データ読み出し系の構成のみが示されていず

【0013】図中、10は複数のワード線WL: ~WL ■ と複数のピット線BL1 ~BL の交差部にメモリセ ル (図示せず) が配設されてなるメモリセルアレイ、1 1は外部からのアドレス信号ADDのパッファリングを 行うアドレスパッファ、12はアドレスパッファ11か らのロウアドレス信号に基づき複数のワード線WL1~ WL。のいずれかを選択する(つまりワード線活性化信 号WAS: ~WAS.を生成する) ロウデコーダ、13 」はアドレスパッファ11からのコラムアドレス信号に基。(******** づき複数のビット線BL: ~BL。のいずれかを選択す るコラムのデータ線に接続するコラムゲート回路、15 はデータ線上に読み出されたデータをセンスし増幅する センスアンプ(S/A)回路、16はロウデコーダ12 で生成されたワード線活性化信号WAS』〜WAS』の 各論理レベルを検出してワード線検出信号WDSを生成 するレベル検出回路を示す。

【0014】また、17はデータ圧縮回路を示し、テス トモード時にメモリセルアレイ10から読み出された同 ーワード線につながるn個のメモリセルの各ピットデー 論理判定結果の出力制御を行う出力制御回路とを具備 50 夕を比較し、その比較結果をピット圧縮して出力する。

. \$4. F

SHIP TO THE PROPERTY OF THE PROPERTY OF THE PARTY OF THE

に出力する。

18は出力制御回路を示し、レベル検出回路16からの ワード線検出信号WDSと外部から供給される各種制御 信号(本実施例では、テストモード活性化信号TME、 それぞれアクティブ・ローのロウアドレスストロープ信 号RASX、コラムアドレスストロープ信号CASX、 出力イネーブル信号OEX及びライトイネーブル信号W EX) に基づいて、データ圧縮回路17に対し上記比較 結果に基づいた論理判定結果の出力制御を行う。この出 力制御回路18の構成例については、後で詳述する。ま た、19は出力パッファ回路を示し、通常モード時には 10 メモリセルアレイ10からの読み出しデータのパッファ リングを行って外部に出力し、テストモード時にはデー 夕圧縮回路17のピット圧縮された論理判定結果を外部

【0015】図2にはレベル検出回路16及びその関連 部分の回路構成が示される。同図に示すように、レベル 検出回路は、各ワード線WL1 ~WL。に対応してロウ デコーダ12で生成されたワード線活性化信号WAS1 ~WAS。の各論理レベルに応答してワード線検出信号 WDSを生成するNORゲート16を有している。ま 20 た、各ワード線活性化信号WAS: ~WAS。は、各ワ ード線WL: ~WL。に対応してロウデコーダ12内に 設けられたドライバ201~20。によりそれぞれ生成 される。各ドライバ201~201は、ドライバイネー プル信号DEにより活性化されて、ロウアドレス信号を デコードして得られる各ワード線選択信号WS: ~WS 』をそれぞれワード線活性化信号WAS1 ~WAS』と *して出力する。

【0016】この構成において、ロウデコーダ12から ワード線活性化信号WAS: ~WAS。が出力されなか 30 った場合、つまり、ワード線活性化信号WAS1~WA S_{*}が全て"L"レベルにある場合、NORゲート16 の出力すなわちワード線検出信号WDSは、活性化され る(つまり"H"レベルとなる)。図3には本発明の第 1実施例における出力制御回路18の構成が示される。

【0017】本実施例に係る出力制御回路18は、上述 したワード線検出信号WDSとテストモード活性化信号 TMEに応答するANDゲート30と、データ圧縮回路。 17の出力端 (ノードN) と低電位の電源ラインVss の間に接続され且つANDゲート30の検出出力2に応 40 答するnチャネルトランジスタ31とを有している。ま た、データ圧縮回路17は、テストモード時にメモリセ ルアレイ10から読み出された各ピットデータ D_1, D_2 D₈,……, を比較し、その比較結果をビット圧縮して、 論理判定結果を指示する信号をノードNに出力する。こ の論理判定結果を指示する信号は、各ビットデータD1. D2, D3, ……, が一致している場合(つまり同じ論理レ ベルにある場合) には"H"レベルを呈し、不一致の場 合(つまり1ピットでも異なる場合)には"L"レベル を呈する。

【0018】本実施例の構成において、ワード線検出信 号WDSとテストモード活性化信号TMEが共に活性化 された時(つまり "H" レベルの時)、ANDゲート3 0の検出出力 Z は活性化される(つまり "H"レベルと なる)。この活性化された検出出力2に応答してトラン ジスタ31はオンし、これによってデータ圧縮回路17 の出力端 (ノードN) の電位はVssのレベル ("L" レベル) にひき下げられる。

【0019】このように、ロウデコーダ12からワード 線活性化信号WAS: ~WAS。が出力されなかった場 合、言い換えると、ワード線検出信号WDSが活性化さ れた時に、データ圧縮回路17の出力(論理判定結果) は、読み出しデータD1, D2, D3, ……, の一致の指示 ("H" レベル) に代えて、不一致の指示 ("L" レベ ル) を行うように出力制御がなされる。そして、この出 カ制御がなされた論理判定結果、すなわち "L" レベル の信号は、出力パッファ回路19を介して外部に出力さ れる。これによって、メモリが正常動作を行っていない ことを認識する正しい論理判定を行うことができる。

【0020】図4には本発明の第2実施例における出力 制御回路18の構成が示される。本実施例に係る出力制 御回路18は、ワード線検出信号WDSとテストモード 活性化信号TMEとコラムアドレスストローブ信号CA SX(反転入力)と出力イネーブル信号OEX(反転入 力) に応答するANDゲート40と、信号OHEのライ ンと低電位の電源ラインVssの間に接続され且つAN Dゲート40の検出出力2に応答するnチャネルトラン ジスタ41と、高電位の電源ラインVccと信号OLE のラインの間に接続され且つANDゲート40の検出出 カスに応答するnチャネルトランジスタ42とを有して いる。ここに、信号OHE及びOLEは、前述したデー 夕圧縮回路17の論理判定結果(図3のノードNの信 号) に応じた論理レベルを有しており、本実施例では、 論理判定結果が "H" レベルの時にそれぞれ "H" レベ ル及び"L"レベルを呈する。

【0021】また、19a及び19bは出力パッファ回 路19に含まれる出力ゲートをなす n チャネルトランジ 。。スタを示し、両トランジスタは、、電源ラインV c.c.と電・ 源ラインVssの間に直列に接続され、それぞれ論理判 定結果に応じた信号OHE及びOLEに応答してオンオ フする。従って、論理判定結果が"H"レベルの場合に は、出力ゲートトランジスタ19aのみがオンし、出力 〇UTはVccのレベル ("H"レベル)を呈する。

【0022】本実施例の構成において、ワード線検出信 号WDSとテストモード活性化信号TMEとコラムアド レスストロープ信号CASXと出力イネーブル信号OE Xが全て活性化された時(つまり、WDSとTMEが "H" レベルで、CASXとOEXが "L" レベルの 時)、ANDゲート40の検出出力2は活性化される (つまり"H"レベルとなる)。この活性化された検出

50

出力2に応答してトランジスタ41、42はそれぞれオ ンし、これによって信号OHEのレベルはVssのレベ ル("L"レベル)にひき下げられ、一方、信号OLE のレベルはVccのレベル ("H"レベル) にひき上げ られる。この結果、出力ゲートトランジスタ19bのみ がオンし、出力OUTはVssのレベル ("L"レベ ル)となる。

【0023】このように、ワード線検出信号WDSが活 性化された時(つまり、ロウデコーダ12からワード線 活性化信号WAS1~WAS』が出力されなかった場 10 合)、データ圧縮回路17の論理判定結果に応じた信号 OHE(又はOLE)は、読み出しデータの一致の指示 すなわち "H" レベル (又は "L" レベル) に代えて、 不一致の指示すなわち "L" レベル (又は "H" レベ ル)を行うように出力制御がなされる。この出力制御が なされた論理判定結果は、それぞれ出力ゲートトランジ スタ19a, 19bのオン/オフに基づいて外部に出力 される。これによって、正しい論理判定を行うことが可 能となる。

【0024】図5には本発明の第3実施例における出力 20 制御回路18の構成が示される。図示の回路構成は、第 2 実施例の回路構成 (図4参照) と比較して、①ワード 線検出信号WDSとテストモード活性化信号TMEとコ ラムアドレスストロープ信号CASX(反転入力)の3 入力に応答するANDゲート50を設けた点、②出力イ ネーブル信号OEXに応答して、それぞれ論理判定結果 に応じた信号OHE, OLEの出力制御を行うpチャネ ルトランジスタ51、52を設けた点、において異なっ ている。他の回路構成及びその作用については、第2実 施例の場合と同様であるので、その説明は省略する。

【0025】上述した第2実施例ではANDゲート40 の検出出力Zを活性化するのに出力イネーブル信号OE Xを用いたが、本実施例では、論理判定結果に応じた信 号OHE、OLEの出力制御を行うために出力イネープ ル信号OEXを用いている。つまり、出力イネーブル信 号OEXの使用形態においてのみ相違しており、重要な 部分(ワード線検出信号WDSの活性化に基づいて、デ 出力制御を行うこと) については第2実施例と同じであ る。従って、第2実施例と同様の効果を奏することがで 40 きる。

【0026】図6には本発明の第4実施例における出力 制御回路18の構成が示される。本実施例に係る出力制 御回路18は、ワード線検出信号WDSとテストモード 活性化信号TMEに応答するANDゲート30と、テス トモード活性化信号TMEに応答するインパータ60 と、テストモード活性化信号TME及びその反転信号に 応答して、それぞれ比較圧縮されるべき読み出しデータ D1, D2, D3, D4, ……, の出力制御を行うトランスミッ ションゲート61, 62, 63, 64, ……と、高電位 50 ド線検出信号WDSが活性化された場合において読み出

の電源ラインVccとトランスミッションゲート61, 63の出力側ラインの間にそれぞれ接続され且つAND ゲート30の検出出力2に応答する圧縮データ制御用の n チャネルトランジスタ71, 73と、トランスミッシ ョンゲート62,64の出力側ラインと低電位の電源ラ インVssの間にそれぞれ接続され且つANDゲート3 0の検出出力2に応答する圧縮データ制御用のnチャネ ルトランジスタ72,74と、各トランスミッションゲ ート61,62,63,64, ……を通して出力された 読み出しデータD1, D2, D3, D4, ……, に応答するAN Dゲート70 (これはデータ圧縮回路17に相当する) とを有している。なお、各トランスミッションゲートは nチャネルトランジスタとpチャネルトランジスタが互 いに並列接続された構成を有し、本実施例では、nチャ ネルトランジスタはテストモード活性化信号TMEに応 答し、pチャネルトランジスタはインバータ60の出力 に応答する。

【0027】前述した第1~第3実施例(図3~図5参 照) では、各ピットデータを読み出し後、比較圧縮され たデータを変化させるようにしたが、本実施例では、A NDゲート30の検出出力Zが活性化された時、各ビッ トデータの読み出し後のデータを変化させ、比較圧縮す るようにしている。すなわち本実施例の構成において、 ワード線検出信号WDSとテストモード活性化信号TM Eが共に活性化された時(つまり"H"レベルの時)、 ANDゲート30の検出出力Zは活性化される(つまり "H"レベルとなる)。この活性化された検出出力2に 応答してトランジスタ71~74は全てオンし、これに よって、読み出しデータD1, D2, D3, D4 の論理レベル にかかわらず、各トランスミッションゲート61,6 2, 63, 64の出力側ラインの電位はそれぞれ "H" レベル、"L"レベル、"H"レベル、"L"レベルと なる。これを受けて、ANDゲート70(データ圧縮回 路)は入力データの不一致を検出する。

【0028】このように、ワード線検出信号WDSが活 性化された時(つまり、ロウデコーダ12からワード線 活性化信号WAS1 ~WAS1 が出力されなかった場 ☆夕圧縮回路17の論理判定結果を不☆致と求るように。。。。。。。。ANDゲート70は、。読み出しデータD1, D2,;D。。。。。。。。。。。。。。 s, D4 の不一致を指示する旨の出力制御を行う ("L" レベルの出力)。そして、この出力制御がなされた論理 判定結果は、出力パッファ回路19を介して外部に出力 される。これによって、メモリが正常動作を行っていな いことを認識する正しい論理判定を行うことが可能とな

> 【0029】なお、第4実施例の回路構成では圧縮デー 夕制御用トランジスタとして4個のトランジスタ71~ 74を設けた場合について説明したが、設けるトランジ スタの個数はこれに限定されない。少なくとも1個のト ランジスタが設けられていれば十分である。要は、ワー

しデータD1, D2, D8, D4,, が一致した時に、AN Dゲート70が読み出しデータD1, D2, D8, D4 の不一 致を指示するような出力制御を行えるようにすればよ 44

[0030]

一提中學士子學其實學出一

【発明の効果】以上説明したように本発明によれば、ワ ード線活性化信号が出力されなかった場合においてデー 夕圧縮回路の論理判定結果が一致を指示した時に、その 論理判定結果を不一致とするように出力制御を行うこと で、メモリ動作が正常かどうかを認識する論理判定を正 10 しく行うことができる。また、ビット圧縮テストモード 機能により試験時間を短縮することができる。

【図面の簡単な説明】

【図1】本発明の各実施例に係る半導体記憶装置の構成 を概略的に示したプロック図である。

【図2】図1におけるレベル検出回路及びその関連部分 の回路構成を示す図である。

【図3】本発明の第1実施例における出力制御回路の構 成を示す回路図である。

【図4】本発明の第2実施例における出力制御回路の構 20 WL1 ~WL2 …ワード線 成を示す回路図である。

10 【図5】本発明の第3実施例における出力制御回路の構 成を示す回路図である。

【図6】本発明の第4実施例における出力制御回路の構 成を示す回路図である。

【符号の説明】

10…メモリセルアレイ (SRAM又はDRAM)

12…デコーダ回路(ロウデコーダ)

16… (ワード線活性化信号の) レベル検出回路

17…データ圧縮回路

18…出力制御回路(データ圧縮回路の論理判定結果の 出力制御を行う)

ADD…アドレス信号

BL: ~BL。…ピット線

CASX…コラムアドレスストロープ信号

RASX…ロウアドレスストローブ信号


OEX…出力イネーブル信号

TME…テストモード活性化信号

WAS: ~WAS。…ワード線活性化信号


WDS…ワード線検出信号

【図1】




【図2】

図1におけるレベル検出回路及びその関連部分の回路構成を




【図4】

本発明の第1実施例における出力制御回路の構成を示す回路図




本発明の第2実施例における出力制御回路の構成を示す回路図




【図6】

本発明の第4実施例における出力制即回路の構成を示す回路圏



本発明の第3実施例における出力制御団路の構成を示す回路図



フロントページの続き

H01L 27/11

27/108 21/8242

(51) Int. Cl. 6

識別記号 庁内整理番号

FΙ

技術表示箇所

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.